AMD討論POST(74) 睇#1(Updating ) &有時間幫手填資料
Jacksjoke
1001 回覆
2 Like
1 Dislike
第 1 頁第 2 頁第 3 頁第 4 頁第 5 頁第 6 頁第 7 頁第 8 頁第 9 頁第 10 頁第 11 頁第 12 頁第 13 頁第 14 頁第 15 頁第 16 頁第 17 頁第 18 頁第 19 頁第 20 頁第 21 頁第 22 頁第 23 頁第 24 頁第 25 頁第 26 頁第 27 頁第 28 頁第 29 頁第 30 頁第 31 頁第 32 頁第 33 頁第 34 頁第 35 頁第 36 頁第 37 頁第 38 頁第 39 頁第 40 頁第 41 頁
之前有間console廠執笠 咪有一堆Zen2+Navi22放出二手
5800x+ 3080 主玩4K
而家連apex 4k all low 都穩唔到144
係咪要成套換
而家連apex 4k all low 都穩唔到144
係咪要成套換
DLSS
GPU 問題，5800x 仲頂到
4700g因為apu係單晶片所以fclk上到去, 之後5700g好似上埋去2400都仲得
去到2400呢個位, 樽頸應該落番ddr4/imc度, 畢竟此時條DDR4已經行緊4800
ccd+iod嘅ryzen用緊最低端嘅MCM方式
物理上導致fclk更難提高
rdna3用咗advanced packaging, infinity fanout links (tsmc info_os)
Amd話rdna3與rdna2相比, if clk +43%
咁rdna3嘅if clk直頭行緊成2.7ghz (rdna2 fclk 1.9ghz)
總之可以肯定ccd+iod fclk得2000左右係mcm方式上限制
因為係其他形式上infinity fabric clock係可以遠高於2000mhz
去到2400呢個位, 樽頸應該落番ddr4/imc度, 畢竟此時條DDR4已經行緊4800
ccd+iod嘅ryzen用緊最低端嘅MCM方式
物理上導致fclk更難提高
rdna3用咗advanced packaging, infinity fanout links (tsmc info_os)
Amd話rdna3與rdna2相比, if clk +43%
咁rdna3嘅if clk直頭行緊成2.7ghz (rdna2 fclk 1.9ghz)
總之可以肯定ccd+iod fclk得2000左右係mcm方式上限制
因為係其他形式上infinity fabric clock係可以遠高於2000mhz
原來係 7900X3D，仲諗住係我粒舊嘅 7950X
佢其實有試7950x 2x32 6000
佢上rnda3果隻新封裝就會好過純Mcm
問題係佢想唔想
感覺而家都係用Ryzen 黎做白老鼠，成熟先deploy 落Epyc
一日Intel xeon 俾唔夠壓力Epyc 去做advanced packaging
Ryzen 應該都無咁快有
感覺而家都係用Ryzen 黎做白老鼠，成熟先deploy 落Epyc
一日Intel xeon 俾唔夠壓力Epyc 去做advanced packaging
Ryzen 應該都無咁快有
而家mcm 缺點幾明顯下
都係睇tsm 封裝產能
Amd 要養埋自己投資既封裝廠
都係睇tsm 封裝產能
Amd 要養埋自己投資既封裝廠
冇driver基本上都係搞唔掂
傳統mcm優勢只係得生產上，成熟方案良率高成本低
Zen4雙CCD config其實有GMI3 wide mode, 不過可惜dekstop IOD冇加多個link落去
單CCD照計都可以用
不過可能cIOD加到冇呢個config
不過可能cIOD加到冇呢個config
坐等單條 48GB A-Die 
暫時micron die首發
CL40
Micron die 正常冇Hynix A Die 咁好超
997
998
999
1000