D9000
首先我們要通讀發哥的論文,他說N4的良率非常成熟,不存在體質上的巨大差異,這是發哥的論文告訴我們的,而且從實際出發,由n5進行微縮得到的n4本來就應該是成熟工藝,畢竟庫都是通用的,二者本質上就是一代節點。
再回到論文的重點,發哥的整個cpu都使用了tsmc的 N4性能庫,並且X2內核為了滿足預設的頻率目標使用了部分ulvt,並儘可能的最少使用elvt單元,這裡需要引入一張圖,橘貓爪給我的,這張圖,我們可以清晰的明白待機功耗和頻率以及單元庫設計3者之間的關係。 基本上在N5這個節點為了達到更高的頻率,性能庫必須用低閾值電壓單元,頻率越高需要的電壓閾值單元就越低,但是這些單元越低,待機功耗就越高(leakage,半導體物理特性),就是這麼尷尬。
回到天璣9000,他的x2為了達到預設的3.4ghz頻率使用了ulvt和最少的elvt來實現,所以這很可能是發哥這次高頻功耗不太好看的一個原因之一,這也可能是導致用了性能庫,功耗卻沒跟4lpx的性能庫拉開的原因。 畢竟使用這兩種單元庫造成的leakage理論上是最高的。
再來看發哥的a710,論文上寫的是使用了低漏電的ulvt單元,也就是圖上的ULVT-LL單元,且避免使用LVT單元以保持頻率,可以看到空載降低了不少比起ulvt,但是頻率也下降了,因此降低了洩漏功率並將a710的可用範圍擴展到更低的電壓和頻率。 (發哥的論文都是寶,到底出了什麼問題,懂的人大概都看得見)
由此我們也可以得出為什麼市面上的四台評測工程機呈現出來比較矛盾的結果,首先點名jkw,在這種高空載的情況下,做出那種不現實的dou吊打,你不嫌丟人麼? 知道這幾台工程機的空載有多離譜麼? 反而愛否和草這倆人的更合理一些,畢竟全部都是性能庫,空載擺在那,為了邏輯自洽我能理解,但是吃相是否太難看了。