隨著半導體製程工藝的升級難度越來越大，進度越來越緩慢，台積電的 7nm 工藝開發成本已經超過了 30 億美元，接下來的 5nm 工藝預計要超過 50 億美元，在平面上想提升晶體管密度這事情已經變得相當有挑戰性，3D 堆疊工藝可能是解決這問題的一個好方法，結構簡單的 NAND Flash 已經大面積轉向 3D 堆疊工藝了，HBM 記憶體也是利用 3D 堆疊工藝生產的，但是 3D 堆疊工藝也不是萬能的，散熱就是 3D 堆疊工藝要面臨的一大難題，層數越多熱量堆積就越嚴重，AMD 近日申請的一項專利就有可能解決這一問題
。
CPU 也要上 3D 堆疊工藝了，這是 Intel 採用 Foveros 3D 封裝工藝所生產的 Lakefield SoC。
AMD 這一專利的就是在 3D 堆疊記憶體的邏輯層和儲存層之間插入一片 TEC 熱點效應散熱模組，也就是我們所說的半導體製冷器或溫差製冷器，它利用 Peltier Effect 珀爾帖效應，由 N 、P 型材料組成一對熱電偶，當熱電偶通入直流電流後，因直流電通入的方向不同，將在電偶結點處產生吸熱和放熱現象
。
